5000–6000 MHz Die desfasador digital GaAs MMIC de 6 bits

LCI-PS-5000-6000-6B es un die desfasador digital GaAs pHEMT de 6 bits para 5000–6000 MHz, con control escalonado de fase RF.

Error RMS de fase: 1 ° (típico); Pérdida de inserción: 7 dB (típico); Rango de desplazamiento de fase: 5.625 ° (mínimo) / 354.375 ° (máximo). Dimensiones del die: 3.1 × 1.5 × 0.1 mm.



Características RF

TA = +25 °C; VEE = -5 V

Parámetro	Símbolo	Mínimo	Típico	Máximo	Unidad
Frecuencia de funcionamiento	-	5000	-	6000	MHz
Pérdida de inserción	-	-	7	-	dB
Rango de desplazamiento de fase	-	5.625	-	354.375	°
Error RMS de fase	-	-	1	-	°
Variación de amplitud inducida por el desplazamiento de fase	-	-	-	±0.5	dB
VSWR de entrada	-	-	1.2	-	-
VSWR de salida	-	-	1.2	-	-

Polarización DC y corrientes

TA = +25 °C

Parámetro	Símbolo	Mínimo	Típico	Máximo	Valor	Unidad
Tensión de alimentación negativa	-	-5.3	-5	-4.7	-	V
Corriente de reposo de alimentación negativa	-	-	0.002	-	-	A
Corriente de control de entrada	-	-	0.2	-	VIH = +5 V; TTL	mA
Tensión de entrada de nivel alto	-	4	-	5	-	V
Tensión de entrada de nivel bajo	-	0	-	0.4	-	V
Paso de fase	-	-	-	-	5.625	°

Valores límite

Parámetro	Símbolo	Mínimo	Típico	Máximo	Unidad
Tensión mínima de alimentación negativa	-	-6	-	-	V
Corriente de control de entrada	-	-	-	0.3	mA
Potencia de entrada máxima	-	-	-	20	dBm

Condiciones ambientales

Parámetro	Símbolo	Mínimo	Típico	Máximo	Unidad
Temperatura de almacenamiento	-	-65	-	150	°C
Temperatura de funcionamiento	-	-55	-	85	°C

Asignación de pads de unión

Terminales	Símbolo	Función	Notas
1, 3, 4, 6	GND	Masa; no requiere hilo de unión	-
2	RF1	Puerto RF	1
5	RF2	Puerto RF	2
7, 14	VEE	Polarización DC	–5 V
8	P6	Control de fase	180°; TTL
9	P5	Control de fase	90°; TTL
10	P4	Control de fase	45°; TTL
11	P3	Control de fase	22.5°; TTL
12	P2	Control de fase	11.25°; TTL
13	P1	Control de fase	5.625°; TTL

Tabla de estados de control H = +5 V; L = 0 V

Estado	P1	P2	P3	P4	P5	P6
Estado de referencia	L	L	L	L	L	L
5.625°	H	L	L	L	L	L
11.25°	L	H	L	L	L	L
22.5°	L	L	H	L	L	L
45°	L	L	L	H	L	L

Tabla de estados de control

H = +5 V; L = 0 V

Estado	P1	P2	P3	P4	P5	P6
90°	L	L	L	L	H	L
180°	L	L	L	L	L	H

Dimensiones del chip

Parámetro	Valor	Unidad
Dimensiones del chip	3.1 × 1.5 × 0.1	mm

Referencia dimensional parcial en mm. Para la fabricación y el conexionado por hilo se requieren planos completos.



Registro de la publicación actual · 1.6 · 2026-11-12. Actualización de la descripción o del contenido editorial. Sustituye a la revisión 1.5.

Integración del chip y secuencia de polarización

Interfaz de control: Control TTL paralelo.

Curvas de rendimiento

Cada gráfica de rendimiento corresponde a las condiciones de funcionamiento que indica.

Pérdida de inserción.

Las lecturas son aproximadas.



Adaptación de entrada; Adaptación de salida; Error RMS de fase; Variación de amplitud inducida por el desplazamiento de fase.

Las lecturas son aproximadas.









Aviso del documento

Las especificaciones pueden revisarse. Antes de cerrar el diseño, confirme con LCRF la revisión vigente y los requisitos específicos del producto. La oferta aprobada y la documentación del pedido definen la configuración suministrada.