لوحة إرسال واستقبال RFSoC بثماني قنوات استقبال وثماني قنوات إرسال حتى 6 GHz



تجمع اللوحة XCZU47DR مع ثمانية محولات ADC بدقة 14 بت حتى 5 GSPS وثمانية محولات DAC بدقة 14 بت حتى 9.85 GSPS. تستخدم مسارات RF موصلات SMP، وتتوفر واجهتا QSFP28 للتكامل مع النظام.

تحويل RF

المعامل	المواصفة
قنوات الاستقبال	8
قنوات الإرسال	8
دقة ADC	14 bit
دقة DAC	14 bit
أقصى معدل أخذ عينات ADC	5 GSPS
أقصى معدل أخذ عينات DAC	9.85 GSPS
أقصى تردد RF للاستقبال والإرسال	6000 MHz
مدخلات RF	8 × SMP
مخرجات RF	8 × SMP
التحويل الرقمي إلى تردد أدنى	1 DDC / ADC
معاملات الاستيفاء في DAC	2×, 3×, 4×, 5×, 6×, 8×, 10×, 12×, 16×, 20×, 24×, 40×

المعالجة والذاكرة

المعامل	المواصفة
شريحة RFSoC	XCZU47DR-2FFVE1156I
الخلايا المنطقية	930k
وحدات DSP	4272
ذاكرة RAM موزعة	13 Mbit
UltraRAM	22.5 Mbit
ذاكرة DDR4 في PS	4 GB · 64 bit · 3200 MT/s
ناقل بيانات DDR4 في PL	32 bit
ذاكرة eMMC	64 GB
ذاكرة فلاش QSPI للتهيئة	2 × 2 Gbit
EEPROM	16 Kbit

واجهات النظام

الواجهة	المواصفة
الواجهات البصرية	2 × QSFP28 · 8 GTY
إيثرنت	1 × RJ45 GbE
مضيف USB	1 × USB 2.0 Type-C
وسائط التخزين القابلة للإزالة وSSD	1 × microSD / TF · 1 × M.2 M-key PCIe
التحكم الرئيسي والإدخال والإخراج	J30 (J30JZLN31ZKWA000) · 4 × RS-422 · 4 × TTL IN · 4 × TTL OUT
التوسعة المحجوزة	J32 / CON34 · PZ200-2-17-W
واجهة CAN	CON4
تصحيح أخطاء FPGA	JTAG · 14
OCuLink	OCuLink
مستويات دخل وخرج TTL	3.3 / 5.0 V

مدخلات الساعة والمرجع

المعامل	المواصفة
شريحة توزيع الساعة	LMK04828
تردد الساعة المرجعية	100 MHz
مستوى الساعة المرجعية	+10 dBm
تردد ساعة أخذ العينات الخارجية	3200–5000 MHz
مستوى ساعة أخذ العينات الخارجية	0 dBm
مذبذب النظام على اللوحة	50 MHz
موصل الساعة الخارجية	SMP

التغذية والأبعاد الميكانيكية

المعامل	المواصفة
جهد التغذية	+12 VDC
تيار التغذية المقنن	≤6 A
أقصى تموج في جهد التغذية	≤50 mV
موصل التغذية	J30J-9
أبعاد اللوحة	143 × 120 mm
وزن اللوحة	190 g

تعيين الموصلات

المعامل	المواصفة
ADC_224_VIN_0	J18
ADC_224_VIN_1	J14
ADC_225_VIN_0	J10
ADC_225_VIN_1	J7
ADC_226_VIN_0	J16
ADC_226_VIN_1	J12
ADC_227_VIN_0	J9
ADC_227_VIN_1	J5
DAC_228_VOUT_0	J19
DAC_228_VOUT_1	J15
DAC_229_VOUT_0	J11
DAC_229_VOUT_1	J6
DAC_230_VOUT_0	J17
DAC_230_VOUT_1	J13
DAC_231_VOUT_0	J8
DAC_231_VOUT_1	J4
SMP_DAC_CLK_230	J25 IN
SMP_ADC_CLK_225	J26 IN
CLK0_IN	J22 IN
CLK1_IN	J24 IN
OSCOUT / CLK2_IN	J23 I/O
J30 RS-422 0 TX+	2
J30 RS-422 0 TX−	3
J30 RS-422 0 RX+	4
J30 RS-422 0 RX−	5
J30 TTL_TX0	22
J30 TTL_RX0	27
J30 RS-422 1 TX+	7
J30 RS-422 1 TX−	8
J30 RS-422 1 RX+	9
J30 RS-422 1 RX−	10

تعيين الموصلات

المعامل	المواصفة
J30 TTL_TX1	23
J30 TTL_RX1	28
J30 RS-422 2 TX+	12
J30 RS-422 2 TX−	13
J30 RS-422 2 RX+	14
J30 RS-422 2 RX−	15
J30 TTL_TX2	24
J30 TTL_RX2	29
J30 RS-422 3 TX+	17
J30 RS-422 3 TX−	18
J30 RS-422 3 RX+	19
J30 RS-422 3 RX−	20
J30 TTL_TX3	25
J30 TTL_RX3	30
J30 GND	1, 6, 11, 16, 21, 26, 31
CON4 GND	1, 4
CAN_H	2
CAN_L	3
JTAG VCC	2
JTAG TMS	4
JTAG TCK	6
JTAG TDO	8
JTAG TDI	10
JTAG GND	1, 3, 5, 7, 9, 11, 13
JTAG NC	12, 14
J30J-9 +12 V	1, 2, 3, 4
J30J-9 GND	6, 7, 8, 9

المخطط الوظيفي

مسارات الاستقبال والإرسال ومدخلات الساعة والذاكرة وواجهات النظام في لوحة XCZU47DR RFSoC



ملاحظة حول المستند

قد تخضع المواصفات للمراجعة. قبل اعتماد التصميم، تأكد من LCRF من مراجعة المستند الحالية والمتطلبات الخاصة بالمنتج. يحدد عرض السعر المعتمد ووثائق الطلب التكوين المورّد.